数码
SanDisk新技术可在GPU上实现4TB VRAM内存
SanDisk推出新的高带宽闪存(HBF)技术，能够在GPU上实现4TB的VRAM容量，并匹配HBM的带宽。
SanDisk推出的新高带宽闪存(HBF)技术，将3D NAND的容量与高带宽内存(HBM)的极高带宽结合起来，为AI推理等需要高带宽和容量的应用提供了新的解决方案。
SanDisk在周三发布了一种有趣的新型内存，可能将3D NAND的容量与高带宽内存(HBM)的极高带宽结合起来。SanDisk的高带宽闪存(HBF)内存通过并行访问多个高容量3D NAND阵列，提供大量带宽和容量。该公司将HBF定位为一种适用于需要高带宽和容量且功耗低的AI推理应用的解决方案。第一代HBF可在GPU上实现高达4TB的VRAM容量，未来版本将提供更大容量。SanDisk还预见这项技术将应用于手机和其他设备，但尚未宣布发布日期。
“我们称之为HBF技术，以增强HBM内存用于AI推理工作负载，”SanDisk的内存技术负责人Alper Ilkbahar说，“我们将匹配HBM内存的带宽，同时在相似的成本下提供8到16倍的容量。”
从概念上讲，HBF类似于HBM。它通过通过硅通孔(TSV)将多个高容量、高性能的闪存核心芯片堆叠在逻辑芯片上，从而可以并行访问闪存阵列(或子阵列)。HBF的底层架构是SanDisk的BICS 3D NAND，采用CMOS直接键合到阵列(CBA)设计，将3D NAND内存阵列键合在由逻辑工艺制造的I/O芯片上。这种逻辑可能是实现HBF的关键。
“我们挑战工程师，问他们还能用这种扩展能力做什么，”Alper Ilkbahar说，“他们的答案是……转向一种架构，将这个庞大的阵列分成许多小阵列，并并行访问每个小阵列。这样做可以获得大量带宽。现在，我们能用它做什么？我们将建造高带宽闪存。”
传统的NAND芯片设计通常将核心NAND闪存阵列视为平面、页和块。块是最小的可擦除区域，页是最小的可写区域。HBF似乎将芯片分成“许多小阵列”，以便并行访问。每个子阵列(带有自己的页和块)可能有自己的专用读/写路径。虽然这与多平面NAND设备的工作方式相似，但HBF概念似乎远远超越了它们。
目前，SanDisk表示，其第一代HBF将使用16个HBF核心芯片。为了实现这一点，SanDisk声称发明了一种专有的堆叠技术，具有最小的翘曲，以便堆叠16个HBF核心芯片，并且逻辑芯片可以同时访问多个HBF核心芯片的数据。这种能够处理数百或数千个并发数据流的逻辑复杂性应该高于典型SSD控制器的复杂性。
不幸的是，SanDisk没有披露其HBF产品的实际性能数据，因此我们只能猜测HBF是否匹配原始HBM的每堆栈性能(约128 GB/s)，或者是全新的HBM3E，它在Nvidia的B200中提供每堆栈1 TB/s的性能。
我们从SanDisk提供的示例中得知的唯一信息是，八个HBF堆栈具有4 TB的NAND内存，因此每个堆栈可以存储512 GB(比一个容量为24 GB的8-Hi HBM3E堆栈多21倍)。16-Hi 512 GB HBF堆栈意味着每个HBF核心芯片是一个256 Gb 3D NAND设备，具有一些复杂的逻辑，实现芯片级并行性。每秒从16个3D NAND IC传输数百GB的数据仍然是一项重大挑战，我们只能猜测SanDisk如何实现这一点。
我们确信的是，HBF在每比特延迟方面永远无法匹敌DRAM，这就是为什么SanDisk强调HBF产品针对的是读密集型、高吞吐量的应用，例如大型AI推理数据集。对于许多AI推理任务，关键因素是高吞吐量而不是HBM(或其他类型的DRAM)提供的超低延迟。因此，虽然HBF可能不会很快取代HBM，但它可能占据一个市场位置，需要高容量、高带宽和类似NAND的成本，但不需要超低延迟。为了简化从HBM到HBF的过渡，HBF具有相同的电气接口，但需要一些协议更改，因此HBF不能直接兼容HBM。
“我们尽量使其在机械和电气上尽可能接近HBM，但需要在主机设备上启用一些小的协议更改，”Ilkbahar说。
SanDisk没有提及写入寿命。NAND有一个有限的寿命，只能承受一定次数的写入。虽然SLC和pSLC技术比消费级SSD中使用的TLC和QLC NAND具有更高的耐久性，但这是以牺牲容量和增加成本为代价的。此外，NAND通常以块为单位进行写入，而内存是按位寻址的。这是另一个关键挑战。
SanDisk对其HBF的演变有三代的愿景。尽管如此，目前SanDisk的HBF仍然是一个正在进行中的项目。SanDisk希望HBF成为一个开放标准，拥有开放的生态系统，因此它正在组建一个由“行业专家和合作伙伴”组成的技术顾问委员会。
本文译自 Toms Hardware，由 BALI 编辑发布。
