IBM推出"纳米堆叠"晶体管架构，垂直堆叠实现亚1纳米等效性能，晶体管密度翻倍。
IBM宣布了一种新的芯片架构，可以在指甲盖大小的芯片上集成近1000亿个晶体管，几乎是该公司上一代芯片技术晶体管密度的两倍。由此带来的计算性能和能效提升，源于IBM所称的"全球首个亚1纳米芯片技术"。
但"亚1纳米芯片技术"究竟意味着什么？由于各种物理限制，以小于1纳米的晶体管和其他特征构建可靠功能的芯片是不切实际的。IBM的意思是其新的"纳米堆叠"架构可以提供理论上比1纳米更小物理特征芯片所预期的计算性能提升。具体来说，IBM称其新技术为0.7纳米节点，命名为7埃节点(1纳米等于10埃)。
为克服现代芯片设计者面临的物理缩放极限，IBM的新架构采用垂直堆叠晶体管交错布局，在相同的芯片空间内塞入更多晶体管。纳米堆叠架构的基本单元由两个晶体管堆叠并键合组成，每个晶体管由三层纳米片构成，每片厚度5纳米，相当于约十五排硅原子。纳米片之间的间距约为9纳米。
IBM预计，纳米堆叠架构可使计算性能比上一代2纳米节点芯片提升50%，或能效提升70%。该架构的另一关键突破是静态随机存取存储器(SRAM)的缩放提升40%。SRAM在AI应用中至关重要，支持快速但高能耗的读写操作。此前，从3纳米到2纳米芯片世代，SRAM缩放仅提升了几个百分点。
作为一家芯片技术研究公司，IBM不直接制造商用芯片。其此前2纳米节点技术已与日本Rapidus合作量产，并与三星合作商业化相关技术。IBM半导体全球研发副总裁Huiming Bu预计，采用最新亚1纳米纳米堆叠架构的商用芯片最早可能在5年内、最可能在10年内开始生产。他说："纳米堆叠将取代今天的纳米片成为领先代工厂的主流，无论是CPU还是GPU。十年内，这将成为我们又一项发明并帮助行业转型的主流技术。"